#Advanced
#BUFG, #BUFR, #MRCC, #SRCC

♨️ هیچ گاه علاقه‌ای به استفاده از واژه صفر تا صد نداشته ایم، این بار هم قصد این کار را نداریم، اما به واقع در سری آموزشی مدیریت سیگنال کلاک بسیار فراتر از آن چیزی که انتظار دارید با منابع و شبکه توزیع کلاک در نسل‌های مختلف تراشه‌های FPGA شرکت Xilinx آشنا خواهید شد.

✳️ از نقطه نظر کلاک، بعد از معرفی تراشه Virtex-4، تراشه‌های FPGA شرکت Xilinx، به تعدادی ناحیه کلاک تقسیم می‌شوند. این نواحی برای مدیریت بهتر سیگنال کلاک ایجاد شدند و تعداد آن‌ها در نسل‌های مختلف، متفاوت است. همینطور شیوه تقسیم بندی فضای درونی هر تراشه به نواحی کلاک طی نسل‌های مختلف دستخوش تغییر شده است. معرفی مفهوم ناحیه کلاک باعث شکل گیری مفاهیم دیگری نیز شد که یکی از آن‌ها مفهومی به نام کلاک‌های محلی یا Regional Clock است، در حالی که تا پیش از آن تمامی منابع کلاک درون تراشه‌، تحت عنوان منابع سرتاسری یا Global ، شناخته می‌شدند.

🔖 مدیریت سیگنال کلاک: بخش اول منابع مدیریت کلاک در FPGA »
🔖 مدیریت سیگنال کلاک: بخش دوم شبکه توزیع کلاک در FPGA »

@Hexalinx